Transceptor QSFP28 LR4 de 100 Gbps con rango de longitud de onda DDM de 10 KM 1310nm-1550nm

• Este producto es un módulo transceptor de 100 Gb/s diseñado para aplicaciones de comunicación óptica que cumplen con 100GBASE-LR4 del estándar IEEE P802.3ba. El módulo convierte 4 canales de entrada de datos eléctricos de 25 Gb/s en 4 canales de señales ópticas LAN WDM y luego los multiplexa en un solo canal para una transmisión óptica de 100 Gb/s. A la inversa, en el lado del receptor, el módulo demultiplexa una entrada óptica de 100 Gb/s en 4 canales de señales ópticas LAN WDM y luego los convierte en 4 canales de salida de datos eléctricos.
• Las longitudes de onda centrales de los 4 canales LAN WDM son 1295,56, 1300,05, 1304,58 y 1309,14 nm como miembros de la cuadrícula de longitudes de onda LAN WDM definida en IEEE 802.3ba. Los transmisores LAN WDM EA-DFB refrigerados de alto rendimiento y los receptores PIN de alta sensibilidad brindan un rendimiento superior para aplicaciones 100 Gigabit Ethernet con enlaces de hasta 10 km y cumplen con la interfaz óptica con los requisitos IEEE802.3ba Cláusula 88 100GBASE-LR4.
• El producto está diseñado con factor de forma, conexión óptica/eléctrica e interfaz de diagnóstico digital de acuerdo con el Acuerdo de fuentes múltiples (MSA) QSFP+. Ha sido diseñado para cumplir con las condiciones operativas externas más duras, incluidas temperatura, humedad e interferencias EMI.

Características

• Factor de forma QSFP28 MSA conectable en caliente
• Cumple con IEEE 802.3ba 100GBASE-LR4
• Alcance de hasta 10 km para G.652 SMF
• Fuente de alimentación única de +3,3 V
• Temperatura de funcionamiento de la caja: 0~70 ℃
• Transmisor: refrigerado 4x25Gb/s LAN WDM EML TOSA (1295.56, 1300.05, 1304.58, 1309.14nm)
• Receptor: 4x25Gb/s PIN ROSA
• Interfaz serie eléctrica 4x28G (CEI-28G-VSR)
• Consumo máximo de energía 4,0 W
• Receptáculo LC dúplex

Aplicaciones

• Enlaces Ethernet 100GBASE-LR4
• Interconexiones Infiniband QDR y DDR
• Conexiones de telecomunicaciones 100G del lado del cliente

Descripción funcional

1. El módulo transceptor recibe 4 canales de datos eléctricos de 25 Gb/s, que son procesados ​​por un IC de recuperación de datos y reloj (CDR) de 4 canales que remodela y reduce la fluctuación de cada señal eléctrica. Posteriormente, cada uno de los 4 circuitos integrados de controlador láser EML convierte uno de los 4 canales de señales eléctricas en una señal óptica que se transmite desde uno de los 4 láseres EML enfriados que están empaquetados en el subconjunto óptico del transmisor (TOSA). Cada láser lanza la señal óptica en una longitud de onda específica especificada en los requisitos IEEE802.3ba 100GBASE-LR4. Estas señales ópticas de 4 carriles se multiplexarán ópticamente en una sola fibra mediante un WDM MUX óptico 4 a 1. La potencia de salida óptica de cada canal se mantiene constante mediante un circuito de control automático de potencia (APC). La salida del transmisor se puede apagar mediante la señal de hardware TX_DIS y/o la interfaz serie de 2 cables.

2. El receptor recibe señales ópticas LAN WDM de 4 carriles. Las señales ópticas se demultiplexan mediante un DEMUX óptico de 1 a 4 y cada uno de los 4 canales resultantes de señales ópticas se alimenta a uno de los 4 receptores que están empaquetados en el subconjunto óptico del receptor (ROSA). Cada receptor convierte la señal óptica en una señal eléctrica. Las señales eléctricas regeneradas son reprogramadas, eliminadas y amplificadas por la parte RX del CDR de 4 canales. Las señales eléctricas de salida de 4 carriles reprogramadas cumplen con los requisitos de interfaz IEEE CAUI-4. Además, cada señal óptica recibida es monitoreada por la sección DOM. El valor monitoreado se informa a través de la interfaz serie de 2 cables. Si una o más señales ópticas recibidas son más débiles que el nivel de umbral, se activará la alarma de hardware RX_LOS.

3. Se requiere una única fuente de alimentación de +3,3 V para encender este producto. Ambos pines de fuente de alimentación, VccTx y VccRx, están conectados internamente y deben aplicarse simultáneamente. Según las especificaciones de MSA, el módulo ofrece 7 pines de control de hardware de baja velocidad (incluida la interfaz serie de 2 cables): ModSelL, SCL, SDA, ResetL, LPMode, ModPrsL e IntL.

4. Module Select (ModSelL) es un pin de entrada. Cuando el host lo mantiene bajo, este producto responde a comandos de comunicación serie de 2 cables. ModSelL permite el uso de este producto en un único bus de interfaz de 2 cables; se deben usar líneas ModSelL individuales.

5. Se requieren reloj serie (SCL) y datos serie (SDA) para la interfaz de comunicación del bus serie de 2 cables y permiten que el host acceda al mapa de memoria QSFP28.

6. El pin ResetL permite un reinicio completo, devolviendo la configuración a su estado predeterminado, cuando se mantiene un nivel bajo en el pin ResetL durante más tiempo que la longitud mínima del pulso. Durante la ejecución de un reinicio, el host ignorará todos los bits de estado hasta que indique la finalización de la interrupción del reinicio. El producto indica esto publicando una señal IntL (interrupción) con el bit Data_Not_Ready negado en el mapa de memoria. Tenga en cuenta que al encenderse (incluida la inserción en caliente), el módulo debe publicar esta interrupción de finalización de reinicio sin requerir un reinicio.

7. El pin del modo de bajo consumo (LPMode) se utiliza para establecer el consumo máximo de energía del producto con el fin de proteger los hosts que no son capaces de enfriar módulos de mayor potencia, en caso de que dichos módulos se inserten accidentalmente.

   Módulo presente (ModPrsL) es una señal local de la placa principal que, en ausencia de un producto, normalmente se envía al Vcc del host. Cuando el producto se inserta en el conector, completa el camino a tierra a través de una resistencia en la placa principal y confirma la señal. ModPrsL luego indica su presencia configurando ModPrsL en un estado "Bajo".

8. La interrupción (IntL) es un pin de salida. "Bajo" indica una posible falla operativa o un estado crítico para el sistema host. El host identifica la fuente de la interrupción mediante la interfaz serie de 2 cables. El pin IntL es una salida de colector abierto y se debe conectar al voltaje Host Vcc en la placa Host.

Diagrama de bloques del transceptor

                 Figura 1. Diagrama de bloques del transceptor

Asignación y descripción de pines